키사이트테크놀로지스가 AI 및 데이터 센터 애플리케이션을 위한 고속 디지털 칩렛 설계 솔루션을 업그레이드하며 칩렛 설계자들이 더욱 정밀한 시스템 구축과 최적의 성능 구현을 할 수 있도록 도왔다.

키사이트는 최근 ‘칩렛 PHY 디자이너 2025(Chiplet PHY Designer 2025)’를 출시했다.

이번 업그레이드를 통해 Universal Chiplet Interconnect Express™(UCIe™) 2.0 표준에 대한 시뮬레이션 기능이 추가됐으며, 오픈 컴퓨트 프로젝트(Open Compute Project, OPC) 및 BoW(Bunch of Wires) 표준도 새롭게 지원했다.

칩렛 PHY 디자이너 2025는 고급 시스템 수준 칩렛 설계 및 다이-투-다이(D2D) 설계 솔루션으로, 실리콘 생산 전(Pre-Silicon) 검증을 가능하게 해 설계자가 테이프아웃 과정을 더욱 효율적으로 진행할 수 있도록 돕는다.

AI 및 데이터 센터 칩이 점점 더 복잡해지면서 칩렛 간 안정적인 통신이 시스템 성능을 좌우하는 중요한 요소로 부상하고 있다.

이를 해결하기 위해 업계에서는 UCIe 및 BoW와 같은 개방형 표준을 도입하고 있으며, 이러한 표준은 2.5D/3D 패키징 및 고급 패키지 기술에서 칩렛 간 인터커넥트 방식 정의에 중요한 역할을 한다.

칩렛 PHY 디자이너 2025는 UCIe 2.0 및 BoW 표준을 준수하는 설계 검증 기능을 제공해 최신 패키징 생태계에서 칩렛의 원활한 통합을 지원한다.

또한 전압 전달 함수(Voltage Transfer Function, VTF) 등의 자동 시뮬레이션 및 규정 준수 테스트 설정을 지원해 설계 초기 단계에서 정확성을 높일 수 있도록 돕는다.

칩렛 PHY 디자이너 2025는 신호 무결성 및 비트 오류율(Bit Error Rate, BER), 크로스톡 분석을 통해 실리콘 재설계(re-spin)의 위험을 줄이는 데 기여하며, 쿼터 레이트 데이터 속도(Quarter-Rate Data Rate, QDR)와 같은 고급 클로킹 기법 분석도 지원해 보다 정밀한 클로킹 시스템 구현이 가능하다.

키사이트 EDA 고속 디지털 부문 이희수 이사는 이번 업데이트에 대해 “칩렛 설계자가 테이프아웃 전에 사양을 신속하고 정확하게 검증할 수 있도록 지원하는 도구”라며 “이번 최신 버전은 새로운 표준을 반영하고 설계자의 검증을 더욱 빠르고 정확하게 수행할 수 있도록 한다”고 설명했다.