키사이트테크놀로지스(Keysight Technologies)가 AI·데이터 센터용 고성능 패키징 혁신을 가속화한다.

키사이트는 인텔 파운드리(Intel Foundry)와 협력해 차세대 고성능 반도체 패키징 기술인 EMIB-T(Embedded Multi-die Interconnect Bridge-T)를 지원한다고 13일 발표했다.

이번 협력은 인공지능(AI) 및 데이터 센터 시장을 위한 고속·고효율 패키징 솔루션 개발을 목표로 하며, 인텔의 첨단 18A 공정 노드도 함께 지원된다.

AI 및 데이터 센터 워크로드의 복잡성이 증가함에 따라 칩렛과 3DIC 간 안정적인 통신과 고속 데이터 전송, 효율적인 전력 공급이 필수 요소로 떠오르고 있다.

이에 따라 반도체 산업은 UCIe™(Universal Chiplet Interconnect Express™)와 BoW(Bunch of Wires) 같은 오픈 인터커넥트 표준을 도입해 다양한 설계 플랫폼 간의 일관된 통합을 가능하게 하고 있다.

키사이트 EDA와 인텔 파운드리는 이러한 표준을 기반으로 칩렛 설계의 규격 준수 및 링크 마진을 검증함으로써 칩렛 상호운용성 생태계를 확장하고 있다.

이번 협력은 설계 리스크를 줄이고 개발 비용을 절감하며, 반도체 설계의 혁신 속도를 높이는 데 중점을 두고 있다.

키사이트 EDA의 칩렛 PHY 디자이너는 AI 및 데이터 센터 애플리케이션에 최적화된 고속 디지털 칩렛 설계를 위한 최신 솔루션으로, UCIe 2.0 표준에 대한 고급 시뮬레이션 기능과 BoW 지원을 새롭게 제공한다.

이 툴은 시스템 수준의 칩렛 설계와 다이 간(D2D) 설계를 위한 고급 기능을 갖추고 있어, 실리콘 제작 전 단계에서의 정밀한 검증을 가능하게 하며 테이프아웃까지의 개발 기간을 단축시킨다.

인텔 파운드리 생태계 기술 부문 부사장 석 리(Suk Lee)는 “키사이트 EDA와의 EMIB-T 기술 협력은 고성능 패키징 솔루션을 발전시키는 중요한 진전”이라며 “UCIe™ 2.0과 같은 표준을 통합함으로써 칩렛 설계 유연성을 높이고, 고객들이 차세대 요구사항을 정확하게 충족할 수 있도록 지원하고 있다”고 말했다.

키사이트 디자인 엔지니어링 소프트웨어 부문 부사장 닐 파셰(Niels Fache)는 “키사이트 EDA의 칩렛 PHY 디자이너는 실리콘 제작 전 검증을 재정의하며, 설계자들이 빠르고 정확하게 검증할 수 있도록 돕고 있다”며 “UCIe 2.0과 BoW 같은 진화하는 표준을 선제적으로 수용하고, 인텔 파운드리의 EMIB-T 기술을 지원함으로써 설계 반복을 줄이고 혁신을 가속화 할 수 있도록 기여하고 있다”고 밝혔다.