‘클록 생성 회로’ 키워드 기사 1건
UNIST, 참조 스퍼 최소화한 초소형·저전력 클록 생성 회로 개발
UNIST 윤희인 교수 연구팀이 참조 스퍼를 크게 낮춘 ILCM 기반 클록 신호 생성 회로를 개발했다. 2.1GHz 출력에서 ?81.36dBc의 참조 스퍼와 280.9fs 지터를 달성했으며, 28nm CMOS 공정 기준 면적 0.0444mm², 전력 소모 12.28mW…
2026.02.12 by 배종인 기자
.png)
UNIST 윤희인 교수 연구팀이 참조 스퍼를 크게 낮춘 ILCM 기반 클록 신호 생성 회로를 개발했다. 2.1GHz 출력에서 ?81.36dBc의 참조 스퍼와 280.9fs 지터를 달성했으며, 28nm CMOS 공정 기준 면적 0.0444mm², 전력 소모 12.28mW…
2026.02.12 by 배종인 기자