베스트 댓글 - e4ds news

Tech Q&A : 159

또 하나의 SoC(System on chip), System on MAX 10

서*교 : 모터 제어도된다고 알고 있는데. pwm 제어가 가능한지.가능하면 resoultion은 어떻게 되나요?

: PWM Logic은 Logic으로 count를 어떻게 구현하냐에 따라 달라집니다. 상용 MCU와 같이 PWM의 resoliution이 정해져 있지 않습니다. Reference Design도 제공되니 site에서 search해 보시기 바랍니다.

김*환 : CycloneIV를 대치할 정도의 성능이면 꽤 매력적이네요. LVDS신호는 지원 되는지요?

: CycloneIV 대응되는 수준으로 지원됩니다. up to 800Mbps 정도입니다. 대시, Device의 Speed Grade에 따라 Performace가 상이하니 선택 시, 주의 하셔야 합니다.

한*욱 : 자동차 분야에서 MAX10의 성능을 극대화할 수 있는 어플리케이션은 어떤부분으로 예상하시나요..또한 ISO26262 대응 현황 또는 계획에 대하여 문의드립니다..

: Functional safety 관련된 사항은 Cyclone 및 SoC device 위주로 FSDP가 준비되어 있습니다. MAX-10의 경우에도 동일하게 준비될 예정입니다. Automotive 분야에서는 Single chipset으로의 쓰임새와 더불어 Fail-safe 기능을 담당하는 주요 디바이스로 자리매김하리라 봅니다. 또한 Main chip을 보조하는 IO companion 기능으로 많이 쓰일 것이라고 봅니다.

김*규 : 칩 내부에 Analog 기능과 Power regulator이 함께 빌트인 됨에 따라 특별히 제한되는 사용영역도 있을 것 같은데요 ?

: 특히 board size에 제약을 받는 Application에서 관심이 많습니다.

서*교 : 온도센서는 adc1에 해당하는데. 이는 adc의 온도를 체크하는 용도인가요?

: 네 맞습니다. 내부에 Temperature sensing diode가 존재합니다.

서*준 : 다채널 ADC를 사용할여면 외부에 아날로그 MUX를 사용해야 하나요?

: Analog MUX 내장입니다.

심*석 : adc의 실제적인 오차는 얼나나 되나요? 여기도 몇비트 까고 계산해야하나요...

: Input : 0 ~ 3.3V Resolution : 12bits 위에 대한 오차가 존재하며, 몇 bit를 버리고 사용하는 이유는 외부 회로에서 GND 근처의 noise를 버리기 위함입니다.

김*영 : Power consumption이 궁금합니다. 공정이 변경되어 유리해질 것 같기도 하고, 로직이 추가되어 불리해질 것도 같고..어떤가요??

: 기존 Cyclone device와 유사하다고 볼 수 있습니다.

이*진 : MAX10 datasheet 외에도 자세한 application note 와 reference schematic 등 관련 정보를 Altera 홈페이지에서 받았으면 좋겠고요custom으로 직접 설계하기엔 시간과 비용 부담이 크다보니휴인스나 메리테크같은 FPGA 적용한 개발 보드 제작 업체에서 MAX10을 이용한 보드류가 나왔으면 좋겠네요.

: 좋은 의견이십니다. datasheet및 Application note는 향후 좀더 보강이 될 것입니다.

: 네 저희도 국내외 여러 보드개발사들과 준비중에 있습니다. 대부분의 자료는 항상 그렇듯이 Altera webpage에 있으며, cloud.altera.com에 가시면 reference design도 보실 수 있습니다.

이*용 : 기존의 fpga 제품과 혼환성은 있는지요 아니면 별도로 주변 회로를 구성해야 하는지요

: Series에 따라 Power 구성이 다르면 주변회로는 변경 될 것입니다. 또한 ADC를 사용하기 위해서는 외부에 Voltage leveling을 위한 OP-AMP회로가 필요합니다. 기타는 일반 FPGA사용하시는 것과 다른것은 없습니다.

박*상 : 여러 좋은 장점들만 상당히 고도로 통합된 느낌이 드는군요..^^ 음... 그렇다면 보드 면적이 많이 절약되겠네요?? 어느 정도 절약이 가능할까요???

: 새로이 내장된 기능들이 메인 칩 주변에 있었다면 그 칩들이 사라지는 만큼의 공간이 절약될 것입니다. 물론 라우팅되는 회로 역시 포함됩니다.

한*준 : 다양한 기능을 내장하여 빌트인으로 사용시 문제점은 없는지요? 혹시라도 조작시에 조심스럽게 다뤄야할 부분이 있다면 설명부탁드립니다.^^

: 특별히 조심히 다룰 부분은 없으며, 다만 FPGA특성상 중간에서 interface의 bridge역활을 많이 하다 보니 IO standard혹은 Overshoot에 주의 하셔야 합니다.

서*교 : configuration에서 single image와 dual image의 의미를 잘모르겠습니다.

: configuration에서 서로다른 이미지를 2개를 loading 할수 있습니다.

: 듀얼 이미지라면 듀얼 이미지에 다른 I/o 인터페이스가 따로 설정되어있나요?

: FPGA의 I/O는 configuration에 따라 사용하는 목적으로 설정을 하실 수 있습니다. Dual Configuration image가 있다는 말은 Configuration 이후에 서로 다른 용도의 I/O로 사용이 가능함을 의미합니다.

이*진 : Synplify 에서도 MAX10 합성 지원가능하게device 파일 제공되는지요?(저희 회사의 공식 fpga 합성 tool이 synplify라서..)

: 늘 그렇듯이 일정시간이 지나면 Synplify에섣 가능한 라이브러리가 나올 것입니다.

: Synplify에서의 MAX10 지원 여부는 Synopsis 사의 tools update와 연관된 내용으로 Synopsis사 homepage에서 확인을 해봐야 합니다. 최근 확인해본 결과 Altera V계열 제품까지만 업데이트 되어 있었습니다.

이*진 : MAX10에는 Configuration용 Flash가 내장되었고일부 영역을 user flash 영역으로 사용 가능하다는데,config용 data와 user data간 구분은 어떻게 되는지요?config용 data는 jtag 같은 것으로 외부에서 access 해야하고user data는 fpga chip 내부에서 타 블럭들과 같이 동작해야하고.. 경우에 따라서는 fw 같은 것을 user data 영역에 jtag 을 통해서 넣어 줄 수도 있을텐데요... RTL 합성 프로그램에서 교통 정리를 잘해줘야할 것 같은데요...

: 내부에 CFM UFM을 구분짓는 Controller가 내장 되어 있습니다. 외부 BOOT_SEL 핀을통해 Boot image 선택도 가능합니다.

이*진 : MAX10에서 IP없이 순수하게 configurable한 로직으로만 구성된 제품군이 있는지요? 있다면.. gate 수로 했을때 어느정도 합성이 가능한지요?

: MAX10은 ADC라는 Feature가 있지만, 사용하지 않을 때, ADC가 없는 Device군이 있습니다. 또한 가장 큰 Logic density를 가지는 Device 는 50K LEs ASIC Gate count = 50K x12 = 600K 입니다.